



Sistemas Digitais Avançados

Prof. Imbiriba

Somador de 1 bits, 4 bits e 8bits em VHDL

Um circuito somador completo pode ser representado por três entradas, A, B e Carry de entrada, ou Carry In, que são somados e obtemos o resultado da soma, ou sinal S de saída, e Carry de Saída, ou Carry Out, conforme visto na Figura 1.




Figura 1 – Diagrama de blocos do circuito somador completo

A tabela verdade pode ser representada conforme a tabela a seguir para diferentes valores de entrada.

A	B	CIN	S	COU
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1

Tabela 1 – Tabela verdade do circuito somador completo

O circuito completo e a equação booleana que melhor representa as saídas digitais desse circuito são mostrados na Figura 2. A soma é o resultado da operação de Ou

Exclusivo, ou XOR entre A, B e Carry In. Carry Out é o resultado da operação OR de três diferentes resultados: da operação de (A.B), da operação (A.Cin) e (B.Cin).




Figura 2 – Diagrama esquemático e função booleana do somador completo

PARTE 1 - Implementação do somador de 1 bits

Vamos implementar o somador de 4 bits utilizando um modelo de arquitetura estrutural com base em somadores de 1 bit.

Codificação do Circuito Somador de 1 bit:

1. Digite no quartus II o código da Figura 3. Esse código VHDL implementa um somador de 1 bits cuja entidade chamaremos de **soma_1a**.




Figura 3 – Código VHDL do somador de 1 bit

2. Inicie a análise e síntese do código;
3. Faça a simulação do circuito usando a ferramenta VWF.

PARTE 2 - Implementação do somador de 4 bits usando modelo estrutural

1. Digite no quartus II o código da Figura 4a. Esse código VHDL implementa um somador de 4 bits cuja entidade chamaremos de **soma_2a**. A arquitetura é baseado no modelo estrutural mediante o uso de 4 instancias do somador de 1 bit (**soma_1a**) criado anteriormente. A Figura 4b mostra o bloco do circuito somador de 4 bits gerado a partir da descrição do código da Figura 4a.

```

1  ENTITY soma_2a IS
2  PORT (x, y : IN     BIT_VECTOR (3 DOWNTO 0);
3        ze  : IN     BIT;
4        s   : OUT    BIT_VECTOR (3 DOWNTO 0);
5        zs  : OUT    BIT);
6  END soma_2a;
7
8  ARCHITECTURE estrutural OF soma_2a IS
9
10 COMPONENT soma_1a IS
11 PORT (a, b, ve : IN  BIT;
12       s, vs   : OUT BIT);
13 END COMPONENT;
14
15 SIGNAL v : BIT_VECTOR (3 DOWNTO 1); --- VAI UM INTERNO
16
17 BEGIN
18
19 x0: soma_1a PORT MAP( x(0), y(0), ze, s(0), v(1));
20 x1: soma_1a PORT MAP( x(1), y(1), v(1), s(1), v(2));
21 x2: soma_1a PORT MAP( x(2), y(2), v(2), s(2), v(3));
22 x3: soma_1a PORT MAP( x(3), y(3), v(3), s(3), zs);
23 END estrutural;

```

Figura 4a – Código VHDL de um contador de 4bits a partir de contadores de 1 bit usando o modelo estrutural.




Figura 4b – Somador de 4 bits gerado usando o modelo de arquitetura estrutural.

2. Vá na menu superior na opção **Tools->Netlist Viewers->RTL Viewer** para gerar o circuito RTL do item anterior. O circuito gerado deve ser tal como o apresentado na Figura 5.




Figura 5 – Circuito RTL gerado

3. Faça a simulação do circuito de acordo com as formas de onda de entrada mostrado na Figura 6.




Figura 6 – Diagrama dos sinais de entrada para a simulação do circuito somador de 4 bits.

PARTE 3 – EXERCÍCIO

1. Implemente e simule um somador de 8 bits a partir do somador de 4 bits feito na parte 2 de acordo como o mostrado na Figura 7.




Figura 7 – Diagrama de blocos do somador de 8 bits.

2. Vá na menu superior na opção **Tools->Netlist Viewers->RTL Viewer** para gerar o circuito RTL do circuito implementado;
3. Faça a simulação do circuito usando a ferramenta VWF.




Figura 8 – Diagrama dos sinais de entrada para a simulação do circuito somador de 8 bits.